简介:针对高速机载雷达数据传输速度快、数据量庞大的特点,设计了一种基于FPGA的高速大容量双冗余载雷达数据存储系统。系统以FPGA为逻辑控制中心,采用高速FIFO和Flash流水线操作实现了高速雷达数据无缝缓存和连续高速存储,并采用二维无效块检测列表刷新算法保证了双冗余数据的可靠性,减少了FPGA内部资源的占用。试验结果表明:系统工作稳定,记录数据完整准确,能够实现对传输速率为24MiB/s高速并行雷达数据的双冗余存储。
简介:为了满足弹载电视成像系统实时处理的要求,构建了一种基于XilinxFPGA的弹载电视成像系统,在此基础上实现了单尺度Retinex图像增强算法模块的设计与应用。该系统采用Xilinx公司的Zedboard开发板构建弹载电视成像系统的处理框架,利用VivadoHLS工具将C语言实现设计的代码转化为相应的RTL代码,实现了单尺度Retinex算法IP核的并行设计。为了验证系统的可靠性和实时性,进行了静态和动态实验验证。结果表明,该系统在保证了视频图像增强效果的前提下,大大提升了单尺度Retinex图像增强算法的实时性,满足弹载电视成像系统的要求。
简介:研究了地物匹配式高炮禁射控制技术的原理和实现方法。将禁射物和地形作为一个整体,沿360°全景垂直展开,上边为曲线的平面状图形,在方向和高低上等间隔分割,形成禁射图谱。高炮分别用方位角和射角传感器采集方向和高低禁射图谱数据,将禁射界用禁射物的轮廓线记录下来。高炮瞄准时,方向和高低位置与禁射界边界进行逻辑比较,火炮进入禁射区域内,自动控制停止射击,达到适时、匹配的禁射效果。采用霍尔开关集成电路研究了角度传感器;采用多CPU技术和铁电存贮器研究了禁射图谱的存储容量、存储时间和存取控制方法;研究了禁射信号的产生和禁射控制方法。与其他几种禁射装置进行了对比分析,经试验和试用达到了预期的禁射效果。