学科分类
/ 1
6 个结果
  • 简介:VishayIntertechnology,Inc.日前发布新款采用热增强型PowerPAK@SO-8封装的新款N沟道TrenchFET功率MOSFET---SiR872ADP,将该公司的ThunderFET@技术的电压扩展至150V。VishaySiliconixSiR872ADP在IOV和7.5v下的导通电阻低至18m12和23mΩ,同时保持低栅极电荷,在10V和7.5V下的典型电荷为31nC和22.8nC。

  • 标签: 电压范围 SO-8封装 栅极电荷 导通电阻 N沟道 增强型
  • 简介:如果您的下一个设计的电路板功耗可以降低25%N30%,甚至更多,是不是很理想?对一些设计而言,这一改善是不错的,但对其他的设计而言,如要使用最新的高性能集成电路而使设计具有竞争力,这就是必需的。为什么呢?因为新的ASIC、SoC和处理器技术都可以用一句话来概括——它们需要散热!

  • 标签: 低功耗 调节控制 环电压 高性能集成电路 ASIC 设计
  • 简介:随电子产品信号完整性要求的增加,印制板特性阻抗控制精度要求增严。特性阻抗的高精度控制是产品设计、过程控制与测量技术三者的综合体现,但阻抗测试不准或判断失误将让前述二者前功尽弃。为了更深入的探讨特性阻抗的测试技术,本文在简述TDR测试原理和测试方法的基础上,详尽介绍了TDR测试曲线与设计资料间的密切关联和阻抗板件生产过程中的阻抗监测技术,并首次阐述了阻抗测试过程中的阻抗不匹配对阻抗测量结果的影响。

  • 标签: 印制板 特性阻抗 阻抗测试 阻抗不匹配
  • 简介:PCB中特性阻抗的控制与设计,决定着最终产品传输信号的好坏。而在加工PCB环节中,对阻抗的影响因素有诸如线宽/间距、铜厚、阻焊厚度等因素,本文将针对阻焊油墨对PCB特性阻抗的影响做简要的论述。

  • 标签: 特性阻抗 时域反射测定法 影响因素 阻焊厚度
  • 简介:随着半导体器件特征尺寸的不断缩小,器件之间的隔离区域也随之要进行相应的缩小。在0.35μm以上的集成电路制造工艺中应用最广泛的隔离技术是LOCOS(localoxideisolate)技术。该工艺虽然发展历史比较悠久、工艺也比较成熟,但是由于采用了场氧化工艺,所以氧化膜的深度以及由于氧化而在场区边缘的有源区域上产生的鸟嘴效应都限制了这一技术的进一步应用。而浅沟槽隔离(STI:shallow

  • 标签: 浅沟槽隔离 STI 晶体管 MOS器件